我们很难绕开耗材，这是他们二十年的积累，只有靠时间磨，别无他法。”
一位随行的技术官员忍不住开口问道：“陈博士，那套刻精度呢？佳能展示的数据，他们的层间对准精度非常高。”
陈磊看向他，摇了摇头：“这正是接下来要说的第三个陷阱，累积误差。
是的，在少数几层的迭加中，NIL的套刻精度看起来很美。
但逻辑芯片的制造，动辄需要几十上百层的迭加。
NIL是物理接触，每一次压印和脱模，都会在晶圆上产生微米级的应力形变和热量变化。
这种形变极其微小，在第一层、第二层，你几乎无法察觉。
但是，当迭加到第30层、第40层呢？
这种微小的误差会像滚雪球一样被放大，最终导致高层级的电路对准出现灾难性的偏差。
这就好比用一套有微小误差的模具去盖一栋百层高楼。
内容未完，下一页继续阅读